4 PERIPHERAL CIRCUITS

Register name

Address

Bit

Name

Function

 

 

 

 

Setting

Init.

R/W

Remarks

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048248

DF

D2ADRL15

D) Ch.2 destination address[15:0]

 

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.2

(HW)

DE

D2ADRL14

S) Invalid

 

 

 

 

 

 

 

 

 

X

 

 

low-order

 

DD

D2ADRL13

 

 

 

 

 

 

 

 

 

 

X

 

 

destination

 

DC

D2ADRL12

 

 

 

 

 

 

 

 

 

 

X

 

 

address set-up

 

DB

D2ADRL11

 

 

 

 

 

 

 

 

 

 

X

 

 

register

 

DA

D2ADRL10

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D9

D2ADRL9

 

 

 

 

 

 

 

 

 

 

X

 

 

Note:

 

A8

D2ADRL8

 

 

 

 

 

 

 

 

 

 

X

 

 

D) Dual address

 

D7

D2ADRL7

 

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D6

D2ADRL6

 

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D5

D2ADRL5

 

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

D2ADRL4

 

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D3

D2ADRL3

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

D2ADRL2

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

D2ADRL1

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

D2ADRL0

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004824A

DF

D2MOD1

Ch.2 transfer mode

D2MOD[1:0]

 

 

 

Mode

0

R/W

 

DMA Ch.2

(HW)

DE

D2MOD0

 

 

1

 

1

 

 

 

Invalid

0

 

 

high-order

 

 

 

 

 

1

 

0

 

 

 

Block

 

 

 

destination

 

 

 

 

 

0

 

1

 

Successive

 

 

 

address set-up

 

 

 

 

 

0

 

0

 

 

 

Single

 

 

 

register

 

DD

D2IN1

D) Ch.2 destination address

D2IN[1:0]

 

 

Inc/dec

0

R/W

 

 

 

DC

D2IN0

control

 

1

 

1

 

Inc.(no init)

0

 

 

Note:

 

 

 

S) Invalid

 

1

 

0

 

 

Inc.(init)

 

 

 

D) Dual address

 

 

 

 

 

0

 

1

 

Dec.(no init)

 

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

 

 

Fixed

 

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

DB

D2ADRH11

D) Ch.2 destination

 

 

 

 

 

 

 

 

 

X

R/W

 

address

 

 

 

 

 

 

 

 

 

 

 

 

DA

D2ADRH10

address[27:16]

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D9

D2ADRH9

S) Invalid

 

 

 

 

 

 

 

 

 

X

 

 

 

 

A8

D2ADRH8

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D7

D2ADRH7

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D6

D2ADRH6

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

D2ADRH5

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

D2ADRH4

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

D2ADRH3

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

D2ADRH2

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

D2ADRH1

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

D2ADRH0

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004824C

DF–1

–

reserved

 

 

 

 

 

–

 

 

–

–

Undefined in read.

DMA Ch.2

(HW)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

enable register

 

D0

HS2_EN

Ch.2 enable

1

 

Enable

 

0

 

Disable

0

R/W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004824E

DF–1

–

reserved

 

 

 

 

 

–

 

 

–

–

Undefined in read.

DMA Ch.2

(HW)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

trigger flag

 

D0

HS2_TF

Ch.2 trigger flag clear (writing)

1

 

Clear

 

 

0

 

No operation

0

R/W

 

register

 

 

 

Ch.2 trigger flag status (reading)

1

 

Set

 

 

0

 

Cleared

 

 

 

A-54

EPSON

S1C33210 PRODUCT PART