4 PERIPHERAL CIRCUITS

Register name

Address

Bit

Name

Function

 

 

 

 

Setting

Init.

R/W

Remarks

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048238

DF

D1ADRL15

D) Ch.1 destination address[15:0]

 

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.1

(HW)

DE

D1ADRL14

S) Invalid

 

 

 

 

 

 

 

 

 

X

 

 

low-order

 

DD

D1ADRL13

 

 

 

 

 

 

 

 

 

 

X

 

 

destination

 

DC

D1ADRL12

 

 

 

 

 

 

 

 

 

 

X

 

 

address set-up

 

DB

D1ADRL11

 

 

 

 

 

 

 

 

 

 

X

 

 

register

 

DA

D1ADRL10

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D9

D1ADRL9

 

 

 

 

 

 

 

 

 

 

X

 

 

Note:

 

A8

D1ADRL8

 

 

 

 

 

 

 

 

 

 

X

 

 

D) Dual address

 

D7

D1ADRL7

 

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D6

D1ADRL6

 

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D5

D1ADRL5

 

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

D1ADRL4

 

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D3

D1ADRL3

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

D1ADRL2

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

D1ADRL1

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

D1ADRL0

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004823A

DF

D1MOD1

Ch.1 transfer mode

D1MOD[1:0]

 

 

 

Mode

0

R/W

 

DMA Ch.1

(HW)

DE

D1MOD0

 

 

1

 

1

 

 

 

Invalid

0

 

 

high-order

 

 

 

 

 

1

 

0

 

 

 

Block

 

 

 

destination

 

 

 

 

 

0

 

1

 

Successive

 

 

 

address set-up

 

 

 

 

 

0

 

0

 

 

 

Single

 

 

 

register

 

DD

D1IN1

D) Ch.1 destination address

D1IN[1:0]

 

 

Inc/dec

0

R/W

 

 

 

DC

D1IN0

control

 

1

 

1

 

Inc.(no init)

0

 

 

Note:

 

 

 

S) Invalid

 

1

 

0

 

 

Inc.(init)

 

 

 

D) Dual address

 

 

 

 

 

0

 

1

 

Dec.(no init)

 

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

 

 

Fixed

 

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

DB

D1ADRH11

D) Ch.1 destination

 

 

 

 

 

 

 

 

 

X

R/W

 

address

 

 

 

 

 

 

 

 

 

 

 

 

DA

D1ADRH10

address[27:16]

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D9

D1ADRH9

S) Invalid

 

 

 

 

 

 

 

 

 

X

 

 

 

 

A8

D1ADRH8

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D7

D1ADRH7

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D6

D1ADRH6

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

D1ADRH5

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

D1ADRH4

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

D1ADRH3

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

D1ADRH2

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

D1ADRH1

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

D1ADRH0

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004823C

DF–1

–

reserved

 

 

 

 

 

–

 

 

–

–

Undefined in read.

DMA Ch.1

(HW)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

enable register

 

D0

HS1_EN

Ch.1 enable

1

 

Enable

 

0

 

Disable

0

R/W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004823E

DF–1

–

reserved

 

 

 

 

 

–

 

 

–

–

Undefined in read.

DMA Ch.1

(HW)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

trigger flag

 

D0

HS1_TF

Ch.1 trigger flag clear (writing)

1

 

Clear

 

 

0

 

No operation

0

R/W

 

register

 

 

 

Ch.1 trigger flag status (reading)

1

 

Set

 

 

0

 

Cleared

 

 

 

A-52

EPSON

S1C33210 PRODUCT PART