8 ELECTRICAL CHARACTERISTICS

DRAM random access cycle (basic cycle)

 

Data transfer #1

 

Next data transfer

RAS1

CAS1

PRE1(precharge)

RAS1'

CAS1'

BCLK

 

 

 

 

tAD

tAD

tAD

 

 

A[23:0]

 

 

 

 

 

tRASD1

tRASD2

 

 

 

tRASW

 

 

 

#RAS

 

 

 

 

 

tCASD1

tCASD2

 

 

#HCAS/

 

tCASW

 

 

 

 

 

 

#LCAS

 

 

 

 

 

tRDD1

tRDD3

 

 

 

tRDW2

 

 

 

#RD

 

 

 

 

 

tRACF

tCACF

 

 

 

 

 

 

 

tACCF

1

 

 

 

tRDS

 

 

 

tRDH

 

 

D[15:0]

 

 

 

 

 

tWRD1

tWRD3

 

 

 

tWRW2

 

 

 

#WE

 

 

 

 

 

tWDD1

tWDD2

 

 

D[15:0]

 

 

 

 

1 tRDH is measured with respect to the first signal change (negation) of either the #RD or the A[23:0] signals.

DRAM fast-page access cycle

 

Data transfer #1

Data transfer #2

 

Next data transfer

RAS1

CAS1

CAS2

PRE1(precharge)

RAS1'

BCLK

 

 

 

 

 

tAD

tAD

tAD

 

 

 

A[23:0]

 

 

 

 

 

 

tRASD1

 

 

tRASD2

 

 

tRASW

 

 

 

#RAS

 

 

 

 

 

 

tCASD1

tCASD2

 

 

 

#HCAS/

tCASW

 

 

 

 

 

 

 

 

 

#LCAS

 

 

 

 

 

 

tRDD1

 

 

tRDD3

 

 

tRDW2

 

 

 

#RD

 

 

 

 

 

 

tCACF

tACCF

 

 

 

tRACF

 

 

 

 

 

tACCF

1

 

1

 

 

tRDS

tRDS

 

 

tRDH

tRDH

 

D[15:0]

 

 

 

 

 

 

tWRD1

 

 

tWRD3

 

 

tWRW2

 

 

 

#WE

 

 

 

 

 

 

tWDD1

tWDD2

 

tWDD2

 

D[15:0]

 

 

 

 

 

1 tRDH is measured with respect to the first signal change (negation) of either the #RD or the A[23:0] signals.

S1C33210 PRODUCT PART

EPSON

A-81