Page 40

Epson Research and Development

 

Vancouver Design Center

 

 

7.3.4 Single Monochrome 8-Bit Panel Timing

VDP

VNDP

FPFRAME

 

 

FPLINE

 

 

DRDY (MOD)

 

 

FPDAT[7:0]

LINE1 LINE2 LINE3 LINE4

LINE479 LINE480

FPLINE

DRDY (MOD)

HDP

LINE1 LINE2

HNDP

FPSHIFT

FPDAT7

 

 

 

 

 

1-1

 

 

1-9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-633

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FPDAT6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-2

 

 

1-10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-634

 

 

 

 

 

 

 

 

 

 

 

 

 

FPDAT5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-3

 

 

1-11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-635

 

 

 

 

 

 

 

 

 

 

 

 

FPDAT4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-4

 

 

1-12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-636

 

 

 

 

 

 

 

 

 

 

 

FPDAT3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-5

 

 

1-13

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-637

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FPDAT2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-6

 

 

1-14

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-638

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FPDAT1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-7

 

 

1-15

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-639

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FPDAT0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-8

 

 

1-16

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-640

 

 

 

 

 

 

 

 

 

 

*Diagram drawn with 2 FPLINE vertical blank period Example timing for a 640x480 panel

For this timing diagram Mask FPSHIFT, REG[01h] bit 3, is set to 1

Figure 7-13: Single Monochrome 8-Bit Panel Timing

VDP =

Vertical Display Period

= (REG[06h] bits 1-0, REG[05h] bits 7-0) + 1 Lines

VNDP =

Vertical Non-Display Period

= REG[0Ah] bits 5-0 Lines

HDP =

Horizontal Display Period

= ((REG[04h] bits 6-0) + 1) x 8Ts

HNDP =

Horizontal Non-Display Period

= (REG[08h] + 4) x 8Ts

S1D13705

Hardware Functional Specification

X27A-A-001-10

Issue Date: 02/02/01

Page 46
Image 46
Epson S1D13705 technical manual Single Monochrome 8-Bit Panel Timing