Epson Research and Development

Page 23

Vancouver Design Center

 

 

 

5.5 LCD Interface Pin Mapping

Table 5-3: LCD Interface Pin Mapping

 

Monochrome Passive Panel

 

Color Passive Panel

 

Color TFT/D-TFD

S1D13705

 

 

 

 

 

 

 

 

 

 

4-bit

8-bit

 

4-bit

8-bit

8-bit

 

 

 

 

Pin Name

8-bit Dual

Single

Single

8-bit Dual

9-bit

 

12-bit

Single

Single

Single

 

 

 

Format 1

Format 2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FPFRAME

 

 

 

 

FPFRAME

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FPLINE

 

 

 

 

FPLINE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FPSHIFT

 

 

 

 

FPSHIFT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DRDY

MOD

MOD

MOD

MOD

FPSHIFT2

MOD

MOD

DRDY

 

 

 

 

 

 

 

 

 

 

 

 

FPDAT0

driven 0

D0

LD0

driven 0

D0

D0

LD0

R2

 

R3

 

 

 

 

 

 

 

 

 

 

 

FPDAT1

driven 0

D1

LD1

driven 0

D1

D1

LD1

R1

 

R2

 

 

 

 

 

 

 

 

 

 

 

FPDAT2

driven 0

D2

LD2

driven 0

D2

D2

LD2

R0

 

R1

 

 

 

 

 

 

 

 

 

 

 

FPDAT3

driven 0

D3

LD3

driven 0

D3

D3

LD3

G2

 

G3

 

 

 

 

 

 

 

 

 

 

 

FPDAT4

D0

D4

UD0

D0

D4

D4

UD0

G1

 

G2

 

 

 

 

 

 

 

 

 

 

 

FPDAT5

D1

D5

UD1

D1

D5

D5

UD1

G0

 

G1

 

 

 

 

 

 

 

 

 

 

 

FPDAT6

D2

D6

UD2

D2

D6

D6

UD2

B2

 

B3

 

 

 

 

 

 

 

 

 

 

 

FPDAT7

D3

D7

UD3

D3

D7

D7

UD3

B1

 

B2

 

 

 

 

 

 

 

 

 

 

 

FPDAT8

GPIO1

GPIO1

GPIO1

GPIO1

GPIO1

GPIO1

GPIO1

B0

 

B1

 

 

 

 

 

 

 

 

 

 

 

FPDAT9

GPIO2

GPIO2

GPIO2

GPIO2

GPIO2

GPIO2

GPIO2

GPIO2

 

R0

 

 

 

 

 

 

 

 

 

 

 

FPDAT10

GPIO3

GPIO3

GPIO3

GPIO3

GPIO3

GPIO3

GPIO3

GPIO3

 

G0

 

 

 

 

 

 

 

 

 

 

 

 

GPIO4/

GPIO4/

GPIO4/

GPIO4/

GPIO4/

GPIO4/

GPIO4/

 

 

 

FPDAT11

Hardware

Hardware

Hardware

Hardware

Hardware

Hardware

Hardware

GPIO4

 

B0

Video

Video

Video

Video

Video

Video

Video

 

 

 

 

 

 

Invert

Invert

Invert

Invert

Invert

Invert

Invert

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Note

1.Unused GPIO pins must be connected to IO VDD.

2.Hardware Video Invert is enabled on FPDAT11 by REG[02h] bit 1.

Hardware Functional Specification

S1D13705

Issue Date: 02/02/01

X27A-A-001-10

Page 29
Image 29
Epson S1D13705 technical manual LCD Interface Pin Mapping, Bit Pin Name Bit Dual Single 12-bit Format