NXP Semiconductors UM10237 Chapter 13: LPC24XX USB device controller

UM10237_2 © NXP B.V. 2008. All rights reserved.
User manual Rev. 02 — 19 December 2008 780 o f 792
NXP Semiconductors UM10237
Chapter 36: LPC24XX Supplementary information
4.1 Programmable parameters. . . . . . . . . . . . . . 281
4.2 Hardware cursor support . . . . . . . . . . . . . . . 281
4.3 Types of LCD panels supported. . . . . . . . . . 282
4.4 TFT panels . . . . . . . . . . . . . . . . . . . . . . . . . . 282
4.5 Color STN panels. . . . . . . . . . . . . . . . . . . . . 282
4.6 Monochrome STN panels. . . . . . . . . . . . . . . 283
5 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 283
5.1 Signal usage. . . . . . . . . . . . . . . . . . . . . . . . . 283
5.1.1 Signals used for single panel STN displays . 283
5.1.2 Signals used for dual panel STN displays . . 284
5.1.3 Signals used for TFT displays . . . . . . . . . . . 284
6 LCD controller functional description. . . . . 285
6.1 AHB interfaces . . . . . . . . . . . . . . . . . . . . . . . 286
6.1.1 AMBA AHB slave interface . . . . . . . . . . . . . . 286
6.1.2 AMBA AHB master interface . . . . . . . . . . . . 287
6.2 Dual DMA FIFOs and associated control logic. . .
287
6.3 Pixel serializer . . . . . . . . . . . . . . . . . . . . . . . 287
6.4 RAM palette . . . . . . . . . . . . . . . . . . . . . . . . . 291
6.5 Hardware cursor. . . . . . . . . . . . . . . . . . . . . . 293
6.5.1 Cursor operation . . . . . . . . . . . . . . . . . . . . . . 293
6.5.2 Cursor sizes . . . . . . . . . . . . . . . . . . . . . . . . . 294
6.5.3 Cursor movement . . . . . . . . . . . . . . . . . . . . . 294
6.5.4 Cursor XY positioning . . . . . . . . . . . . . . . . . . 294
6.5.5 Cursor clipping . . . . . . . . . . . . . . . . . . . . . . . 295
6.5.6 Cursor image format . . . . . . . . . . . . . . . . . . . 296
6.6 Gray scaler . . . . . . . . . . . . . . . . . . . . . . . . . . 298
6.7 Upper and lower panel formatters . . . . . . . . 298
6.8 Panel clock generator. . . . . . . . . . . . . . . . . . 299
6.9 Timing controller. . . . . . . . . . . . . . . . . . . . . . 299
6.10 STN and TFT data select . . . . . . . . . . . . . . . 299
6.10.1 STN displays . . . . . . . . . . . . . . . . . . . . . . . . 299
6.10.2 TFT displays . . . . . . . . . . . . . . . . . . . . . . . . . 299
6.11 Interrupt generation . . . . . . . . . . . . . . . . . . . 299
6.11.1 Master bus error interrupt . . . . . . . . . . . . . . . 300
6.11.2 Vertical compare interrupt. . . . . . . . . . . . . . . 300
6.11.2.1 Next base address update interrupt . . . . . . . 300
6.11.2.2 FIFO underflow interrupt. . . . . . . . . . . . . . . . 300
6.12 LCD power up and power down sequence. . 301
7 Register description . . . . . . . . . . . . . . . . . . . 302
7.1 LCD Configuration register (LCD_CFG, RW -
0xE01F C1B8) . . . . . . . . . . . . . . . . . . . . . . . 303
7.2 Horizontal Timing register (LCD_TIMH, RW -
0xFFE1 0000). . . . . . . . . . . . . . . . . . . . . . . . 303
7.2.1 Horizontal timing restrictions. . . . . . . . . . . . . 304
7.3 Vertical Timing register (LCD_TIMV, RW - 0xFFE1
0004) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 305
7.4 Clock and Signal Polarity register (LCD_POL, RW
- 0xFFE1 0008) . . . . . . . . . . . . . . . . . . . . . . 306
7.5 Line End Control register (LCD_LE, RW - 0xFFE1
000C). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 308
7.6 Upper Panel Frame Base Address register
(LCD_UPBASE, RW - 0xFFE1 0010) . . . . . 309
7.7 Lower Panel Frame Base Address register
(LCD_LPBASE, RW - 0xFFE1 0014). . . . . . 309
7.8 LCD Control register (LCD_CTRL, RW - 0xFFE1
0018) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 310
7.9 Interrupt Mask register (LCD_INTMSK, RW -
0xFFE1 001C) . . . . . . . . . . . . . . . . . . . . . . . 312
7.10 Raw Interrupt Status register (LCD_INTRAW , RW
- 0xFFE1 0020) . . . . . . . . . . . . . . . . . . . . . . 313
7.11 Masked Interrupt Status register (LCD_INTSTAT,
RW - 0xFFE1 0024). . . . . . . . . . . . . . . . . . . 314
7.12 Interrupt Clear register (LCD_INTCLR, RW -
0xFFE1 0028) . . . . . . . . . . . . . . . . . . . . . . . 314
7.13 Upper Panel Current Address register
(LCD_UPCURR, RW - 0xFFE1 002C). . . . . 315
7.14 Lower Panel Current Address register
(LCD_LPCURR, RW - 0xFFE1 0030) . . . . . 315
7.15 Color Palette registers (LCD_PAL, RW - 0xFFE1
0200 to 0xFFE1 03FC) . . . . . . . . . . . . . . . . 315
7.16 Cursor Image registers (CRSR_IMG, RW -
0xFFE1 0800 to 0xFFE1 0BFC) . . . . . . . . . 316
7.17 Cursor Control register (CRSR_CTRL, RW -
0xFFE1 0C00) . . . . . . . . . . . . . . . . . . . . . . . 317
7.18 Cursor Configuration register (CRSR_CFG, RW -
0xFFE1 0C04) . . . . . . . . . . . . . . . . . . . . . . . 317
7.19 Cursor Palette register 0 (CRS R_ PAL0, RW -
0xFFE1 0C08) . . . . . . . . . . . . . . . . . . . . . . . 318
7.20 Cursor Palette register 1 (CRS R_ PAL1, RW -
0xFFE1 0C0C). . . . . . . . . . . . . . . . . . . . . . . 318
7.21 Cursor XY Position register (CRSR_XY, RW -
0xFFE1 0C10) . . . . . . . . . . . . . . . . . . . . . . . 319
7.22 Cursor Clip Position register (CRSR_CLIP, RW -
0xFFE1 0C14) . . . . . . . . . . . . . . . . . . . . . . . 319
7.23 Cursor Interrupt Mask register (CRSR_INTMSK,
RW - 0xFFE1 0C20). . . . . . . . . . . . . . . . . . . 320
7.24 Cursor Interrupt Clea r register (CRSR_INT CLR,
RW - 0xFFE1 0C24). . . . . . . . . . . . . . . . . . . 320
7.25 Cursor Raw Interrupt Status register
(CRSR_INTRAW, RW - 0xFFE1 0C28). . . . 321
7.26 Cursor Masked Interrupt Status register
(CRSR_INTSTAT, RW - 0xFFE1 0C2C) . . . 321
8 LCD timing diagrams . . . . . . . . . . . . . . . . . . 322
9 LCD panel signal usage . . . . . . . . . . . . . . . . 324
Chapter 13: LPC24XX USB device controller
1 Basic configuration. . . . . . . . . . . . . . . . . . . . 328
2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 328
3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
4 Fixed endpoint configuration. . . . . . . . . . . . 329
5 Functional description . . . . . . . . . . . . . . . . . 330
5.1 Analog transceiver . . . . . . . . . . . . . . . . . . . . 331
5.2 Serial Interface Engine (SIE) . . . . . . . . . . . . 331
5.3 Endpoint RAM (EP_RAM) . . . . . . . . . . . . . . 331
5.4 EP_RAM access control . . . . . . . . . . . . . . . 331
5.5 DMA engine and bus master interface. . . . . 332
5.6 Register interface. . . . . . . . . . . . . . . . . . . . . 332
5.7 SoftConnect. . . . . . . . . . . . . . . . . . . . . . . . . 332
5.8 GoodLink . . . . . . . . . . . . . . . . . . . . . . . . . . . 332
6 Operational overview . . . . . . . . . . . . . . . . . . 332