UM10237_2 © NXP B.V. 2008. All rights reserved.
User manual Rev. 02 — 19 December 2008 789 o f 792
NXP Semiconductors UM10237
Chapter 36: LPC24XX Supplementary information
5 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 648
6 Register description . . . . . . . . . . . . . . . . . . . 649
6.1 RTC interrupts . . . . . . . . . . . . . . . . . . . . . . . 650
6.2 Miscellaneous register group . . . . . . . . . . . . 650
6.2.1 Interrupt Locatio n Register (ILR - 0xE002 4000) .
650
6.2.2 Clock Tick Counter Register (CTCR -
0xE002 4004). . . . . . . . . . . . . . . . . . . . . . . . 651
6.2.3 Clock Control Registe r (CCR - 0xE002 4008) 651
6.2.4 Counter Incre me nt Interrupt Register (CIIR -
0xE002 400C). . . . . . . . . . . . . . . . . . . . . . . . 652
6.2.5 Counter Increment Select Mask Register (CISS -
0xE002 4040). . . . . . . . . . . . . . . . . . . . . . . . 652
6.2.6 Alarm Mask Register (AMR - 0xE002 4010). 653
6.3 Consolidated time registers . . . . . . . . . . . . . 654
6.3.1 Consolidated Time Register 0 (CTIME0 -
0xE002 4014). . . . . . . . . . . . . . . . . . . . . . . . 654
6.3.2 Consolidated Time Register 1 (CTIME1 -
0xE002 4018). . . . . . . . . . . . . . . . . . . . . . . . 654
6.3.3 Consolidated Time Register 2 (CTIME2 -
0xE002 401C) . . . . . . . . . . . . . . . . . . . . . . . 654
6.4 Time Counter Group . . . . . . . . . . . . . . . . . . 655
6.4.1 Leap year cal cu lation. . . . . . . . . . . . . . . . . . 655
7 Alarm register group. . . . . . . . . . . . . . . . . . . 656
8 Alarm output . . . . . . . . . . . . . . . . . . . . . . . . . 656
9 RTC usage notes. . . . . . . . . . . . . . . . . . . . . . 656
10 RTC clock generation . . . . . . . . . . . . . . . . . . 657
10.1 Reference Clock Divider (Prescaler) . . . . . . 657
10.2 Prescaler Integer Register (PREINT -
0xE002 4080). . . . . . . . . . . . . . . . . . . . . . . . 657
10.3 Prescaler Fraction Register (PREFRAC -
0xE002 4084). . . . . . . . . . . . . . . . . . . . . . . . 658
10.4 Example of Prescaler Usage . . . . . . . . . . . . 658
10.5 Prescaler operation . . . . . . . . . . . . . . . . . . . 659
11 Battery RAM. . . . . . . . . . . . . . . . . . . . . . . . . . 660
12 RTC external 32 kHz oscillator component
selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 660
Chapter 27: LPC24XX WatchDog Timer (WDT)
1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 662
2 Applications. . . . . . . . . . . . . . . . . . . . . . . . . . 662
3 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 662
4 Register description . . . . . . . . . . . . . . . . . . . 663
4.1 Watchdog Mode Register (WDMOD -
0xE000 0000). . . . . . . . . . . . . . . . . . . . . . . . 663
4.2 Watchdog Timer Constant Register (WDTC -
0xE000 0004). . . . . . . . . . . . . . . . . . . . . . . . 664
4.3 Watchdog Feed Register (WDFEED -
0xE000 0008). . . . . . . . . . . . . . . . . . . . . . . . 664
4.4 Watchdog Timer Value Register (WDTV -
0xE000 000C) . . . . . . . . . . . . . . . . . . . . . . . 665
4.5 Watchdog Timer Clock Source Selection Register
(WDCLKSEL - 0xE000 0010) . . . . . . . . . . . 665
5 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . 666
Chapter 28: LPC24XX Analog-to Digital Converter (ADC)
1 Basic configuration. . . . . . . . . . . . . . . . . . . . 667
2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 667
3 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 667
4 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 667
5 Register description . . . . . . . . . . . . . . . . . . . 668
5.1 A/D Control Register (AD0CR - 0xE003 4000). . .
669
5.2 A/D Global Data Register (AD0GDR -
0xE003 4004). . . . . . . . . . . . . . . . . . . . . . . . 670
5.3 A/D Status Register (AD0STAT - 0xE0034030) .
671
5.4 A/D Interrupt Enable Register (AD0INTEN -
0xE003 400C) . . . . . . . . . . . . . . . . . . . . . . . 672
5.5 A/D Data Registers (AD0DR0 to AD0DR7 -
0xE003 4010 to 0xE003402C) . . . . . . . . . . 672
6 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . 673
6.1 Hardware-triggered conversion . . . . . . . . . . 673
6.2 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . 673
6.3 Accuracy vs. digital receiver . . . . . . . . . . . . 673
Chapter 29: LPC24XX Digital-to Analog Converter (DAC)
1 Basic configuration. . . . . . . . . . . . . . . . . . . . 674
2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 674
3 Pin description. . . . . . . . . . . . . . . . . . . . . . . . 674
4 Register description (DACR - 0xE006 C000) 674
5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . 675
Chapter 30: LPC24XX Flash memory programming firmware
1 How to read this chapter. . . . . . . . . . . . . . . . 676
2 Flash boot loader. . . . . . . . . . . . . . . . . . . . . . 676
3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 676
4 Applications. . . . . . . . . . . . . . . . . . . . . . . . . . 676
5 Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 676
5.1 Memory map after any reset . . . . . . . . . . . . 677
5.1.1 Criterion for Valid User Code . . . . . . . . . . . . 677
5.2 Communication protocol . . . . . . . . . . . . . . . 678
5.2.1 ISP command format . . . . . . . . . . . . . . . . . . 678
5.2.2 ISP response format . . . . . . . . . . . . . . . . . . 678
5.2.3 ISP data format . . . . . . . . . . . . . . . . . . . . . . 678