Testability

R

Table 29. XOR Chain 6

Chain 6 Ball

Element #

Signal Name

Note

Initial Logic Level

 

 

 

 

 

AC27

1

AD_STB1

Input

1

 

 

 

 

 

AF27

2

SB_STB

Input

1

 

 

 

 

 

AE17

3

CPURST#

Input

1

 

 

 

 

 

AD17

4

HD62#

Input

1

 

 

 

 

 

AE16

5

HD63#

Input

1

 

 

 

 

 

AH15

6

HD57#

Input

1

 

 

 

 

 

AG15

7

HD54#

Input

1

 

 

 

 

 

AF16

8

HD59#

Input

1

 

 

 

 

 

AC16

9

HDSTBP3#

Input

1

 

 

 

 

 

AE15

10

HD60#

Input

1

 

 

 

 

 

AG14

11

HD52#

Input

1

 

 

 

 

 

AC17

12

HD58#

Input

1

 

 

 

 

 

AF14

13

HD51#

Input

1

 

 

 

 

 

AE14

14

HD53#

Input

1

 

 

 

 

 

AH13

15

HD49#

Input

1

 

 

 

 

 

AD15

16

DBI3#

Input

1

 

 

 

 

 

AG13

17

HD48#

Input

1

 

 

 

 

 

AC14

18

HD50#

Input

1

 

 

 

 

 

AF12

19

HD47#

Input

1

 

 

 

 

 

AG12

20

HD45#

Input

1

 

 

 

 

 

AE12

21

HD40#

Input

1

 

 

 

 

 

AE13

22

HD46#

Input

1

 

 

 

 

 

AH9

23

DBI2#

Input

1

 

 

 

 

 

AG10

24

HD43#

Input

1

 

 

 

 

 

AH11

25

HD44#

Input

1

 

 

 

 

 

AG9

26

HD38#

Input

1

 

 

 

 

 

AG11

27

HD42#

Input

1

 

 

 

 

 

AE11

28

HDSTBN2#

Input

1

 

 

 

 

 

AF10

29

HD41#

Input

1

 

 

 

 

 

AE10

30

HD36#

Input

1

 

 

 

 

 

AC12

31

HD33#

Input

1

 

 

 

 

 

AC11

32

HD32#

Input

1

 

 

 

 

 

AC10

33

HD39#

Input

1

 

 

 

 

 

AE9

34

HD34#

Input

1

 

 

 

 

 

146

Intel® 82845 MCH for SDR Datasheet

Page 146
Image 146
Intel 845 manual Chain 6 Ball Element # Signal Name Initial Logic Level, AH9 DBI2#