Memory Controller

Figure 6-2. SDRAM Memory System Example

nSDCS(2:0)

 

 

 

 

 

 

nSDRAS, nSDCAS, nWE, CKE(1)

 

 

 

 

 

 

SDCLK(2:1)

 

 

 

 

 

 

MA(23:10)

 

 

 

 

 

 

 

4Mx16

 

4Mx16

 

 

4Mx16

 

SDRAM

 

SDRAM

 

 

SDRAM

0

nCS

1

nCS

2

 

nCS

 

 

 

 

 

nRAS

 

nRAS

 

 

nRAS

 

nCAS

 

nCAS

 

 

nCAS

 

nWE

 

nWE

 

 

nWE

1

CKE

 

CKE

 

 

CKE

CLK

1

CLK

2

 

CLK

 

 

 

 

21:10 addr(11:0)

21:10 addr(11:0)

21:10 addr(11:0)

23:22 BA(1:0)

23:22 BA(1:0)

23:22BA(1:0)

0

DQML

0

DQML

 

0

DQML

 

 

 

 

 

 

 

1

DQMH

1

DQMH

 

1 DQMH

15:0

DQ(15:0)

15:0

DQ(15:0)

15:0

 

DQ(15:0)

 

 

 

 

MD(31:0)

 

 

 

 

 

 

DQM(3:0)

 

 

 

 

 

 

 

4Mx16

 

4Mx16

 

 

4Mx16

 

SDRAM

 

SDRAM

 

 

SDRAM

0

nCS

1

nCS

2

 

nCS

 

nRAS

 

nRAS

 

 

nRAS

 

nCAS

 

nCAS

 

 

nCAS

 

nWE

 

nWE

 

 

nWE

1

CKE

 

CKE

 

 

CKE

CLK

1

CLK

2

 

CLK

 

 

 

 

21:10

addr(11:0)

21:10

addr(11:0)

21:10

 

addr(11:0)

 

 

 

 

23:22

BA(1:0)

23:22

BA(1:0)

23:22

 

BA(1:0)

2

DQML

2

DQML

2

 

DQML

 

3

 

 

3

DQMH

DQMH

3

 

DQMH

 

 

 

 

 

 

31:16

DQ(15:0)

31:16

DQ(15:0)

31:16

 

DQ(15:0)

 

 

 

 

Intel® PXA255 Processor Developer’s Manual

6-5

Page 187
Image 187
Intel PXA255 manual Sdram Memory System Example