Memory Controller

Figure 6-3shows an alternate memory configuration. This system uses 2M x 16 SMROM devices in static banks 0 and 1, and RAM devices in static bank 2.

Figure 6-3. Static Memory System Example

nCS(2:0)

 

 

 

 

 

 

 

 

nSDRAS, nSDCAS, nWE, CKE(0)

 

 

 

 

 

 

 

 

SDCLK(0)

 

 

 

 

 

 

 

 

MA(22:2)

 

 

 

 

 

 

 

 

 

 

2Mx16

 

 

2Mx16

 

 

SRAM

 

 

SMROM

 

 

SMROM

 

 

 

 

0

nCS

 

1

nCS

 

2

nCS

 

 

 

 

 

 

 

 

nRAS

 

 

nRAS

 

 

 

 

 

nCAS

 

 

nCAS

 

 

nOE

 

 

 

 

 

 

 

 

 

 

nMR

 

 

nMR

 

 

nWE

 

 

 

 

 

 

 

 

 

 

CKE

 

 

CKE

 

 

 

 

 

CLK

 

 

CLK

 

 

 

22:10

 

addr(12:0)

22:10

 

addr(12:0)

22:2

 

addr(20:0)

0

 

DQML

0

 

DQML

0

 

DQML

 

 

 

 

 

 

1

 

DQMH

1

 

DQMH

1

 

DQMH

15:0

 

DQ(15:0)

15:0

 

DQ(15:0)

15:0

 

DQ(15:0)

MD(31:0)

 

 

 

 

 

 

 

 

nOE

 

 

 

 

 

 

 

 

DQM[3:0]

 

 

 

 

 

 

 

 

 

 

2Mx16

 

 

2Mx16

 

 

SRAM

 

 

SMROM

 

 

SMROM

 

 

 

 

 

 

 

 

 

 

0

nCS

 

1

nCS

 

2

nCS

 

 

 

 

 

 

 

 

nRAS

 

 

nRAS

 

 

 

 

 

nCAS

 

 

nCAS

 

 

nOE

 

 

nMR

 

 

nMR

 

 

nWE

 

 

CKE

 

 

CKE

 

 

 

 

 

CLK

 

 

CLK

 

 

 

22:10

 

addr(12:0)

22:10

 

addr(12:0)

22:2

 

addr(20:0)

2

 

DQML

2

 

DQML

2

 

DQML

 

 

 

 

 

 

3

 

DQMH

3

 

DQMH

3

 

DQMH

31:16

 

DQ(15:0)

31:16

 

DQ(15:0)

31:16

 

DQ(15:0)

6-6

 

 

 

Intel® PXA255 Processor Developer’s Manual

Page 188
Image 188
Intel PXA255 manual Static Memory System Example