I2C Bus Interface Unit

.

Figure 9-8. Master-Receiver Read from Slave-Transmitter

START

Slave Address

R/nW

ACK

Data

ACK

Data

ACK

STOP

1

Byte

Byte

 

 

 

 

 

 

 

First Byte

Read

 

 

 

 

 

 

 

 

 

 

 

N Bytes + ACK

 

 

 

 

 

Default

 

 

 

 

 

 

 

Slave-Receive

 

 

 

 

 

Master to Slave

Slave to Master

Mode

 

 

 

 

 

 

 

 

 

 

 

\

Figure 9-9. Master-Receiver Read from Slave-Transmitter / Repeated Start / Master- Transmitter Write to Slave-Receiver

START

Slave

R/nW

ACK

Data

ACK

Data

ACK

Sr

 

Slave

R/nW

ACK

Data

ACK

Data

ACK

STOP

Address

1

Byte

Byte

 

Address

0

Byte

Byte

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Read

 

 

 

 

 

 

 

 

 

 

 

Write

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

N Bytes + ACK

 

 

 

 

 

 

N Bytes + ACK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Repeated

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Start

 

 

 

 

 

 

 

 

Master to Slave

Slave to Master

 

 

Data Chaining

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Figure 9-10. A Complete Data Transfer

SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-7

 

 

8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Start Address R/nW Condition

9

ACK

∼ ∼ ∼

1-7 8

Data

∼ ∼ ∼

91-7

ACKData

8

9

ACK Stop Condition

9.4.7Slave Operations

Table 9-6describes how the I2C unit operates as a slave device.

9-14

Intel® PXA255 Processor Developer’s Manual

Page 344
Image 344
Intel PXA255 manual Slave Operations, Master-Receiver Read from Slave-Transmitter