MultiMediaCard Controller

This is a read/write register. Ignore reads from reserved bits. Write zeros to reserved bits.

Table 15-7. MMC_CLK Bit Definitions

 

 

 

Physical Address

 

 

 

 

MMC_CLKRT Register

 

 

 

 

MultiMediaCard Controller

 

 

 

 

 

0x4110_0008

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

31

30

29

28

27

26

25

24

23

22

21

20

19

18

17

16

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

reserved

 

 

 

 

 

 

 

 

 

 

 

 

 

CLK_RAT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E[2:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Reset

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Bits

 

 

Name

 

 

 

 

 

 

 

 

 

 

 

Description

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

31:3

 

 

 

reserved

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

000

– 20 MHz clock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

001

– 10 MHz clock, 1/2 of 20 MHz clock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

010

– 5 MHz clock, 1/4 of 20 MHz clock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2:0

 

CLK_RATE[2:

011 – 2.5 MHz clock, 1/8 of 20MHz clock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0]

 

100

– 1.25MHz clock, 1/16 of 20 MHz clock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

101

– 0.625 MHz clock, 1/32 of 20 MHz clock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

110 – 0.3125 MHz clock, 1/64 of 20 MHz clock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

111 – reserved

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15.5.4MMC_SPI Register (MMC_SPI)

MMC_SPI, shown in Table 15-8, is for SPI mode only and is set by the software.

This is a read/write register. Ignore reads from reserved bits. Write zeros to reserved bits.

Table 15-8. MMC_SPI Bit Definitions (Sheet 1 of 2)

Physical Address

MMC_SPI Register

MultiMediaCard Controller

0x4110_000c

 

 

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4

reserved

Reset

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

 

 

Bits

 

 

Name

 

 

 

 

 

 

 

 

 

 

 

Description

 

 

 

 

 

 

 

 

31:4

 

 

 

 

reserved

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

SPI_CS_ADD

Specifies the relative address of the card to activate the SPI CS

 

 

 

 

 

 

 

 

RESS

 

0 –

Enables CS1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1 –

Enables CS0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SPI Chip Select Enable

2SPI_CS_EN 0 – Disables the SPI chip select 1 – Enables the SPI chip select

CRC Generation Enable

1CRC_ON 0 – Disables CRC generation and verification 1 – Enables CRC generation and verification

3

2

1

0

_CS_ADDRESS

 

SPI_CS_EN

 

CRC_ON

 

SPI_EN

 

 

 

SPI

 

 

 

 

 

 

0

0

0

0

Intel® PXA255 Processor Developer’s Manual

15-25

Page 529
Image 529
Intel PXA255 manual Mmcspi Register Mmcspi, Mmcclk Bit Definitions, Mmcspi Bit Definitions Sheet 1