SMSC LAN9312 manual 5

High Performance Two Port 10/100 Managed Ethernet Switch with 32-Bit Non-PCI CPU Interface

Datasheet

7.2.1.6	100M Phase Lock Loop (PLL) ........................................................................................................................................................................	86
7.2.2	100BASE-TX Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	87
7.2.2.1	A/D Converter .................................................................................................................................................................................................	87
7.2.2.2	DSP: Equalizer, BLW Correction and Clock/Data Recovery ..........................................................................................................................	87
7.2.2.3	NRZI and MLT-3 Decoding .............................................................................................................................................................................	88
7.2.2.4	Descrambler and SIPO ...................................................................................................................................................................................	88
7.2.2.5	5B/4B Decoding..............................................................................................................................................................................................	88
7.2.2.6	Receiver Errors ...............................................................................................................................................................................................	88
7.2.2.7	MII MAC Interface ...........................................................................................................................................................................................	88
7.2.3	10BASE-T Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	89
7.2.3.1	MII MAC Interface ...........................................................................................................................................................................................	89
7.2.3.2	10M TX Driver and PLL ..................................................................................................................................................................................	89
7.2.4	10BASE-T Receive. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	89
7.2.4.1	Filter and Squelch ...........................................................................................................................................................................................	89
7.2.4.2	10M RX and PLL.............................................................................................................................................................................................	89
7.2.4.3	MII MAC Interface ...........................................................................................................................................................................................	90
7.2.4.4	Jabber Detection.............................................................................................................................................................................................	90
7.2.5	PHY Auto-negotiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	90
7.2.5.1	PHY Pause Flow Control ................................................................................................................................................................................	92
7.2.5.2	Parallel Detection............................................................................................................................................................................................	92
7.2.5.3	Restarting Auto-Negotiation............................................................................................................................................................................	92
7.2.5.4	Disabling Auto-Negotiation .............................................................................................................................................................................	92
7.2.5.5	Half Vs. Full-Duplex ........................................................................................................................................................................................	93
7.2.6	HP Auto-MDIX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	93
7.2.7	MII MAC Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	93
7.2.8	PHY Management Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	94
7.2.8.1	PHY Interrupts ................................................................................................................................................................................................	94
7.2.9	PHY Power-Down Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	94
7.2.9.1	PHY General Power-Down .............................................................................................................................................................................	95
7.2.9.2	PHY Energy Detect Power-Down ...................................................................................................................................................................	95
7.2.10	PHY Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	95
7.2.10.1	PHY Software Reset via RESET_CTL............................................................................................................................................................	95
7.2.10.2	PHY Software Reset via PHY_BASIC_CTRL_x .............................................................................................................................................	96
7.2.10.3	PHY Power-Down Reset.................................................................................................................................................................................	96
7.2.11	LEDs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	96
7.2.12	Required Ethernet Magnetics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	96
7.3	Virtual PHY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	96
7.3.1	Virtual PHY Auto-Negotiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	96
7.3.1.1	Parallel Detection............................................................................................................................................................................................	97
7.3.1.2	Disabling Auto-Negotiation .............................................................................................................................................................................	97
7.3.1.3	Virtual PHY Pause Flow Control .....................................................................................................................................................................	98
7.3.2	Virtual PHY Resets. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	98
7.3.2.1	Virtual PHY Software Reset via RESET_CTL ................................................................................................................................................	98
7.3.2.2	Virtual PHY Software Reset via VPHY_BASIC_CTRL ...................................................................................................................................	98
7.3.2.3	Virtual PHY Software Reset via PMT_CTRL ..................................................................................................................................................	98

Chapter 8 Host Bus Interface (HBI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

8.1 Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

8.2 Host Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

8.3 Host Endianess. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

8.4 Host Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

8.4.1 Special Situations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

8.4.1.1	Reset Ending During a Read Cycle ..............................................................................................................................................................	101
8.4.1.2	Writes Following a Reset ..............................................................................................................................................................................	101

8.4.2 Special Restrictions on Back-to Back Write-Read Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 8.4.3 Special Restrictions on Back-to-Back Read Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 8.4.4 PIO Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 8.4.5 PIO Burst Reads. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 8.4.6 RX Data FIFO Direct PIO Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 8.4.7 RX Data FIFO Direct PIO Burst Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 8.4.8 PIO Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 8.4.9 TX Data FIFO Direct PIO Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 8.5 HBI Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

Chapter 9 Host MAC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

9.1 Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

SMSC LAN9312	5	Revision 1.4 (08-19-08)
	DATASHEET