SMSC LAN9312 7

High Performance Two Port 10/100 Managed Ethernet Switch with 32-Bit Non-PCI CPU Interface
Datasheet
10.2.4.3.1Host MAC Address Reload ......................................................................................................		151
10.2.4.4	Soft-Straps....................................................................................................................................................................................................	151
10.2.4.4.1PHY Registers Synchronization ...............................................................................................		151
10.2.4.4.2Virtual PHY Registers Synchronization....................................................................................		152
10.2.4.4.3LED and Manual Flow Control Register Synchronization ........................................................		152
10.2.4.5	Register Data................................................................................................................................................................................................	152
10.2.4.6 EEPROM Loader Finished Wait-State..........................................................................................................................................................		153
10.2.4.7 Reset Sequence and EEPROM Loader........................................................................................................................................................		153

Chapter 11 IEEE 1588 Hardware Time Stamp Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

11.1 Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

11.1.1 IEEE 1588 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

11.1.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

11.2 IEEE 1588 Time Stamp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

11.2.1 Capture Locking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

11.2.2 PTP Message Detection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

11.3 IEEE 1588 Clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

11.4 IEEE 1588 Clock/Events. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

11.5 IEEE 1588 GPIOs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

11.6 IEEE 1588 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

Chapter 12 General Purpose Timer & Free-Running Clock. . . . . . . . . . . . . . . . . . . . . . . . 161

12.1 General Purpose Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 12.2 Free-Running Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

Chapter 13 GPIO/LED Controller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

13.1 Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

13.2 GPIO Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

13.2.1 GPIO IEEE 1588 Timestamping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

13.2.1.1	IEEE 1588	GPIO Inputs ................................................................................................................................................................................	163
13.2.1.2	IEEE 1588	GPIO Outputs .............................................................................................................................................................................	163

13.2.2 GPIO Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

13.2.2.1	GPIO Interrupt Polarity..................................................................................................................................................................................	163
13.2.2.2	IEEE 1588 GPIO Interrupts...........................................................................................................................................................................	164

13.3 LED Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

Chapter 14 Register Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

14.1 TX/RX FIFO Ports. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

14.1.1 TX/RX Data FIFO’s. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

14.1.2 TX/RX Status FIFO’s . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

14.1.3 Direct FIFO Access Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

14.2 System Control and Status Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168

14.2.1 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

14.2.1.1 Interrupt Configuration Register (IRQ_CFG) ................................................................................................................................................		172
14.2.1.2 Interrupt Status Register (INT_STS).............................................................................................................................................................		174
14.2.1.3 Interrupt Enable Register (INT_EN)..............................................................................................................................................................		177
14.2.1.4 FIFO Level Interrupt Register (FIFO_INT) ....................................................................................................................................................		179
14.2.2 Host MAC & FIFO’s . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .		180
14.2.2.1 Receive Configuration Register (RX_CFG) ..................................................................................................................................................		180
14.2.2.2 Transmit Configuration Register (TX_CFG)..................................................................................................................................................		182
14.2.2.3 Receive Datapath Control Register (RX_DP_CTRL)....................................................................................................................................		183
14.2.2.4 RX FIFO Information Register (RX_FIFO_INF) ............................................................................................................................................		184
14.2.2.5 TX FIFO Information Register (TX_FIFO_INF).............................................................................................................................................		185
14.2.2.6 Host MAC RX Dropped Frames Counter Register (RX_DROP)...................................................................................................................		186
14.2.2.7 Host MAC CSR Interface Command Register (MAC_CSR_CMD)...............................................................................................................		187
14.2.2.8 Host MAC CSR Interface Data Register (MAC_CSR_DATA) ......................................................................................................................		188
14.2.2.9 Host MAC Automatic Flow Control Configuration Register (AFC_CFG) ......................................................................................................		189
14.2.3	GPIO/LED. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	192
14.2.3.1 General Purpose I/O Configuration Register (GPIO_CFG) ..........................................................................................................................		192
14.2.3.2 General Purpose I/O Data & Direction Register (GPIO_DATA_DIR) ...........................................................................................................		194
14.2.3.3 General Purpose I/O Interrupt Status and Enable Register (GPIO_INT_STS_EN)......................................................................................		195
14.2.3.4 LED Configuration Register (LED_CFG) ......................................................................................................................................................		196
14.2.4	EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	197

SMSC LAN9312	7	Revision 1.4 (08-19-08)
	DATASHEET