1 OUTLINE

A-1

1.2 Block Diagram

VDD

VSS

 

 

 

 

 

 

S1C33L03

 

 

 

 

 

 

 

 

 

 

 

 

 

VDDE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A[23:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D[15:0]

 

 

 

 

 

S1C33000

#RD

 

 

 

 

 

 

 

 

 

#WRL/#WR/#WE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

#WRH/#BSH

 

 

 

 

 

 

 

#HCAS, #LCAS, #RAS[1:0]

 

 

 

 

 

CPU Core

 

 

 

 

 

#CE10EX, #CE[9:3]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

#EMEMRD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

#WAIT(P30)

 

 

 

 

 

Bus Control Unit

 

 

 

 

 

 

 

#DRD(P20), #DWE/#SDWE(P21)

 

 

 

 

 

 

 

 

 

 

 

 

 

#GAAS(P21), #GARD(P31)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

#SDCE[1:0]

 

 

 

 

 

SDRAM Controller

 

#SDCAS, #SDRAS

 

 

 

 

 

 

 

 

 

 

SDA10, SDCKE, HDQM, LDQM

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

#RESET

#NMI

#X2SPD

ICEMD

DSIO

EA10MD[1:0]

BCLK

#BUSREQ(P34)

#BUSACK(P35)

#BUSGET(P31)

DST[2:0](P10–12)

DPCO(P13) DCLK(P14)

OSC3

 

 

 

 

 

 

 

OSC4

 

 

 

 

 

OSC3/PLL

 

 

 

 

PLLS[1:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PLLC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Prescaler

OSC1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OSC2

 

 

 

 

 

OSC1

 

 

 

 

FOSC1(P14)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Clock

 

 

 

 

 

 

Timer

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Intelligent

 

 

 

 

 

 

DMA (128 ch.)

#DMAREQx(K50, K51, K53, K54)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

#DMAACKx(P32, P33, P04, P06)

 

 

 

 

 

High-speed

 

 

 

 

 

 

 

 

 

 

DMA (4 ch.)

#DMAENDx(P15, P16, P05, P07)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RAM

 

 

 

 

 

 

8KB

P00–07

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P10–16

 

 

 

 

 

I/O Port

 

 

 

 

P20–27

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P30–35

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Interrupt

Controller

16-bit

Programmable

Timer (6 ch.)

8-bit

Programmable

Timer (6 ch.)

Serial Interface

(4 ch.)

A/D Converter

(8 ch.)

LCD Controller

Input Port

EXCLx(P10–13, P15, P16) TMx(P22–27)

T8UFx(P10–13)

SINx(P00, P04, P27, P33)

SOUTx(P01, P05, P26, P16)

#SCLKx(P02, P06, P25, P15)

#SRDYx(P03, P07, P24, P32)

AD0–7(K60–67) #ADTRG(K52)

AVDDE

FPDAT[7:4]

FPDAT[3:0]/GPO[6:3]

FPFRAME

FPLINE

FPSHIFT

DRDY(MOD/FPSHIFT2)

LCDPWR

K50–54

K60–67

Figure 1.2.1 S1C33L03 Block Diagram

S1C33L03 PRODUCT PART

EPSON

A-3