4 PERIPHERAL CIRCUITS

Register name

Address

Bit

Name

Function

 

 

 

 

Setting

Init.

R/W

Remarks

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048228

DF

D0ADRL15

D) Ch.0 destination address[15:0]

 

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.0

(HW)

DE

D0ADRL14

S) Invalid

 

 

 

 

 

 

 

 

 

X

 

 

low-order

 

DD

D0ADRL13

 

 

 

 

 

 

 

 

 

 

X

 

 

destination

 

DC

D0ADRL12

 

 

 

 

 

 

 

 

 

 

X

 

 

address set-up

 

DB

D0ADRL11

 

 

 

 

 

 

 

 

 

 

X

 

 

register

 

DA

D0ADRL10

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D9

D0ADRL9

 

 

 

 

 

 

 

 

 

 

X

 

 

Note:

 

D8

D0ADRL8

 

 

 

 

 

 

 

 

 

 

X

 

 

D) Dual address

 

D7

D0ADRL7

 

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D6

D0ADRL6

 

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D5

D0ADRL5

 

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

D0ADRL4

 

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D3

D0ADRL3

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

D0ADRL2

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

D0ADRL1

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

D0ADRL0

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004822A

DF

D0MOD1

Ch.0 transfer mode

D0MOD[1:0]

 

 

 

Mode

0

R/W

 

DMA Ch.0

(HW)

DE

D0MOD0

 

 

1

 

1

 

 

 

Invalid

0

 

 

high-order

 

 

 

 

 

1

 

0

 

 

 

Block

 

 

 

destination

 

 

 

 

 

0

 

1

 

Successive

 

 

 

address set-up

 

 

 

 

 

0

 

0

 

 

 

Single

 

 

 

register

 

DD

D0IN1

D) Ch.0 destination address

D0IN[1:0]

 

 

Inc/dec

0

R/W

 

 

 

DC

D0IN0

control

 

1

 

1

 

Inc.(no init)

0

 

 

Note:

 

 

 

S) Invalid

 

1

 

0

 

 

Inc.(init)

 

 

 

D) Dual address

 

 

 

 

 

0

 

1

 

Dec.(no init)

 

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

 

 

Fixed

 

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

DB

D0ADRH11

D) Ch.0 destination

 

 

 

 

 

 

 

 

 

X

R/W

 

address

 

 

 

 

 

 

 

 

 

 

 

 

DA

D0ADRH10

address[27:16]

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D9

D0ADRH9

S) Invalid

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D8

D0ADRH8

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D7

D0ADRH7

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D6

D0ADRH6

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

D0ADRH5

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

D0ADRH4

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

D0ADRH3

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

D0ADRH2

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

D0ADRH1

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

D0ADRH0

 

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004822C

DF–1

–

reserved

 

 

 

 

 

–

 

 

–

–

Undefined in read.

DMA Ch.0

(HW)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

enable register

 

D0

HS0_EN

Ch.0 enable

1

 

Enable

 

0

 

Disable

0

R/W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

004822E

DF–1

–

reserved

 

 

 

 

 

–

 

 

–

–

Undefined in read.

DMA Ch.0

(HW)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

trigger flag

 

D0

HS0_TF

Ch.0 trigger flag clear (writing)

1

 

Clear

 

 

0

 

No operation

0

R/W

 

register

 

 

 

Ch.0 trigger flag status (reading)

1

 

Set

 

 

0

 

Cleared

 

 

 

A-52

EPSON

S1C33L03 PRODUCT PART