4 PERIPHERAL CIRCUITS

Register name

Address

Bit

Name

Function

 

 

 

Setting

Init.

R/W

Remarks

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048220

DF

TC0_L7

Ch.0 transfer counter[7:0]

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.0

(HW)

DE

TC0_L6

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

transfer

 

DD

TC0_L5

 

 

 

 

 

 

 

 

 

X

 

 

counter

 

DC

TC0_L4

Ch.0 transfer counter[15:8]

 

 

 

 

 

 

 

 

X

 

 

register

 

DB

TC0_L3

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

DA

TC0_L2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D9

TC0_L1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D8

TC0_L0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D7

BLKLEN07

Ch.0 block length

 

 

 

 

 

 

 

 

X

R/W

 

 

 

D6

BLKLEN06

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

BLKLEN05

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

BLKLEN04

Ch.0 transfer counter[7:0]

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

BLKLEN03

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

BLKLEN02

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

BLKLEN01

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

BLKLEN00

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048222

DF

DUALM0

Ch.0 address mode selection

1

 

Dual addr

0

 

Single addr

0

R/W

 

DMA Ch.0

(HW)

DE

D0DIR

D) Invalid

 

 

 

 

–

 

 

 

–

–

 

control register

 

 

 

S) Ch.0 transfer direction control

1

 

Memory WR

0

 

Memory RD

0

R/W

 

 

 

DD–8

–

reserved

 

 

 

 

–

 

 

 

–

–

Undefined in read.

Note:

 

D7

TC0_H7

Ch.0 transfer counter[15:8]

 

 

 

 

 

 

 

 

X

R/W

 

D) Dual address

 

D6

TC0_H6

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

D5

TC0_H5

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

TC0_H4

Ch.0 transfer counter[23:16]

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

D3

TC0_H3

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

D2

TC0_H2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

TC0_H1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

TC0_H0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048224

DF

S0ADRL15

D) Ch.0 source address[15:0]

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.0

(HW)

DE

S0ADRL14

S) Ch.0 memory address[15:0]

 

 

 

 

 

 

 

 

X

 

 

low-order

 

DD

S0ADRL13

 

 

 

 

 

 

 

 

 

X

 

 

source address

 

DC

S0ADRL12

 

 

 

 

 

 

 

 

 

X

 

 

set-up register

 

DB

S0ADRL11

 

 

 

 

 

 

 

 

 

X

 

 

 

 

DA

S0ADRL10

 

 

 

 

 

 

 

 

 

X

 

 

Note:

 

D9

S0ADRL9

 

 

 

 

 

 

 

 

 

X

 

 

D) Dual address

 

D8

S0ADRL8

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

D7

S0ADRL7

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

D6

S0ADRL6

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

D5

S0ADRL5

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

S0ADRL4

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

S0ADRL3

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

S0ADRL2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

S0ADRL1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

S0ADRL0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048226

DF

–

reserved

 

 

 

 

–

 

 

 

–

–

 

DMA Ch.0

(HW)

DE

DATSIZE0

Ch.0 transfer data size

1

 

Half word

0

 

Byte

0

R/W

 

high-order

 

DD

S0IN1

D) Ch.0 source address control

S0IN[1:0]

 

 

Inc/dec

0

R/W

 

source address

 

DC

S0IN0

S) Ch.0 memory address control

 

1

1

 

Inc.(no init)

0

 

 

set-up register

 

 

 

 

 

1

0

 

 

Inc.(init)

 

 

 

 

 

 

 

 

 

0

1

 

Dec.(no init)

 

 

 

Note:

 

 

 

 

 

0

0

 

 

 

Fixed

 

 

 

D) Dual address

 

DB

S0ADRH11

D) Ch.0 source address[27:16]

 

 

 

 

 

 

 

 

X

R/W

 

mode

 

 

 

 

 

 

 

 

 

 

 

DA

S0ADRH10

S) Ch.0 memory address[27:16]

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

D9

S0ADRH9

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

D8

S0ADRH8

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D7

S0ADRH7

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D6

S0ADRH6

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

S0ADRH5

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

S0ADRH4

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

S0ADRH3

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

S0ADRH2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

S0ADRH1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

S0ADRH0

 

 

 

 

 

 

 

 

 

X

 

 

A-1

A-4

S1C33L03 PRODUCT PART

EPSON

A-51