4 PERIPHERAL CIRCUITS

Register name

Address

Bit

Name

Function

 

 

 

Setting

Init.

R/W

Remarks

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048240

DF

TC2_L7

Ch.2 transfer counter[7:0]

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.2

(HW)

DE

TC2_L6

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

transfer

 

DD

TC2_L5

 

 

 

 

 

 

 

 

 

X

 

 

counter

 

DC

TC2_L4

Ch.2 transfer counter[15:8]

 

 

 

 

 

 

 

 

X

 

 

register

 

DB

TC2_L3

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

DA

TC2_L2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D9

TC2_L1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D8

TC2_L0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D7

BLKLEN27

Ch.2 block length

 

 

 

 

 

 

 

 

X

R/W

 

 

 

D6

BLKLEN26

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

BLKLEN25

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

BLKLEN24

Ch.2 transfer counter[7:0]

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

BLKLEN23

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

BLKLEN22

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

BLKLEN21

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

BLKLEN20

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048242

DF

DUALM2

Ch.2 address mode selection

1

 

Dual addr

0

 

Single addr

0

R/W

 

DMA Ch.2

(HW)

DE

D2DIR

D) Invalid

 

 

 

 

–

 

 

 

–

–

 

control register

 

 

 

S) Ch.2 transfer direction control

1

 

Memory WR

0

 

Memory RD

0

R/W

 

 

 

DD–8

–

reserved

 

 

 

 

–

 

 

 

–

–

Undefined in read.

Note:

 

D7

TC2_H7

Ch.2 transfer counter[15:8]

 

 

 

 

 

 

 

 

X

R/W

 

D) Dual address

 

D6

TC2_H6

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

D5

TC2_H5

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

TC2_H4

Ch.2 transfer counter[23:16]

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

D3

TC2_H3

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

D2

TC2_H2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

TC2_H1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

TC2_H0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048244

DF

S2ADRL15

D) Ch.2 source address[15:0]

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.2

(HW)

DE

S2ADRL14

S) Ch.2 memory address[15:0]

 

 

 

 

 

 

 

 

X

 

 

low-order

 

DD

S2ADRL13

 

 

 

 

 

 

 

 

 

X

 

 

source address

 

DC

S2ADRL12

 

 

 

 

 

 

 

 

 

X

 

 

set-up register

 

DB

S2ADRL11

 

 

 

 

 

 

 

 

 

X

 

 

 

 

DA

S2ADRL10

 

 

 

 

 

 

 

 

 

X

 

 

Note:

 

D9

S2ADRL9

 

 

 

 

 

 

 

 

 

X

 

 

D) Dual address

 

D8

S2ADRL8

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

D7

S2ADRL7

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

D6

S2ADRL6

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

D5

S2ADRL5

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

S2ADRL4

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

S2ADRL3

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

S2ADRL2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

S2ADRL1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

S2ADRL0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048246

DF

–

reserved

 

 

 

 

–

 

 

 

–

–

 

DMA Ch.2

(HW)

DE

DATSIZE2

Ch.2 transfer data size

1

 

Half word

0

 

Byte

0

R/W

 

high-order

 

DD

S2IN1

D) Ch.2 source address control

S2IN[1:0]

 

 

Inc/dec

0

R/W

 

source address

 

DC

S2IN0

S) Ch.2 memory address control

 

1

1

 

Inc.(no init)

0

 

 

set-up register

 

 

 

 

 

1

0

 

 

Inc.(init)

 

 

 

 

 

 

 

 

 

0

1

 

Dec.(no init)

 

 

 

Note:

 

 

 

 

 

0

0

 

 

 

Fixed

 

 

 

D) Dual address

 

DB

S2ADRH11

D) Ch.2 source address[27:16]

 

 

 

 

 

 

 

 

X

R/W

 

mode

 

 

 

 

 

 

 

 

 

 

 

DA

S2ADRH10

S) Ch.2 memory address[27:16]

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

D9

S2ADRH9

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

D8

S2ADRH8

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D7

S2ADRH7

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D6

S2ADRH6

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

S2ADRH5

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

S2ADRH4

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

S2ADRH3

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

S2ADRH2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

S2ADRH1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

S2ADRH0

 

 

 

 

 

 

 

 

 

X

 

 

A-1

A-4

S1C33L03 PRODUCT PART

EPSON

A-55