4 PERIPHERAL CIRCUITS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A-1

Register name

Address

Bit

Name

Function

 

 

 

 

Setting

Init.

R/W

Remarks

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Port function

00402DF

D7

CFEX7

P07 port extended function

1

#DMAEND3

 

0

P07, etc.

0

R/W

 

 

extension

(B)

D6

CFEX6

P06 port extended function

1

#DMAACK3

 

0

P06, etc.

0

R/W

 

 

register

 

D5

CFEX5

P05 port extended function

1

#DMAEND2

 

0

P05, etc.

0

R/W

 

A-4

 

 

D4

CFEX4

P04 port extended function

1

#DMAACK2

 

0

P04, etc.

0

R/W

 

 

 

D3

CFEX3

P31 port extended function

1

#GARD

 

 

0

P31, etc.

0

R/W

 

 

 

 

D2

CFEX2

P21 port extended function

1

#GAAS

 

 

0

P21, etc.

0

R/W

 

 

 

 

D1

CFEX1

P10, P11, P13 port extended

1

DST0

 

 

0

P10, etc.

1

R/W

 

 

 

 

 

 

function

 

DST1

 

 

 

P11, etc.

 

 

 

 

 

 

 

 

 

 

DPC0

 

 

 

P13, etc.

 

 

 

 

 

 

D0

CFEX0

P12, P14 port extended function

1

DST2

 

 

0

P12, etc.

1

R/W

 

 

 

 

 

 

 

 

DCLK

 

 

 

P14, etc.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Areas 18–15

0048120

DF

reserved

 

 

 

 

 

 

 

0 when being read.

 

set-up register

(HW)

DE

A18SZ

Areas 18–17 device size selection

1

8 bits

 

 

 

0

16 bits

0

R/W

 

 

 

 

DD

A18DF1

Areas 18–17

A18DF[1:0]

Number of cycles

1

R/W

 

 

 

 

DC

A18DF0

output disable delay time

1

 

 

1

 

 

 

3.5

1

 

 

 

 

 

 

 

 

1

 

 

0

 

 

 

2.5

 

 

 

 

 

 

 

 

 

0

 

 

1

 

 

 

1.5

 

 

 

 

 

 

 

 

 

0

 

 

0

 

 

 

0.5

 

 

 

 

 

 

DB

reserved

 

 

 

 

 

 

 

0 when being read.

 

 

 

DA

A18WT2

Areas 18–17 wait control

A18WT[2:0]

 

 

Wait cycles

1

R/W

 

 

 

 

D9

A18WT1

 

1

 

1

1

 

 

 

7

1

 

 

 

 

 

D8

A18WT0

 

1

 

1

0

 

 

 

6

1

 

 

 

 

 

 

 

 

1

 

0

1

 

 

 

5

 

 

 

 

 

 

 

 

 

1

 

0

0

 

 

 

4

 

 

 

 

 

 

 

 

 

0

 

1

1

 

 

 

3

 

 

 

 

 

 

 

 

 

0

 

1

0

 

 

 

2

 

 

 

 

 

 

 

 

 

0

 

0

1

 

 

 

1

 

 

 

 

 

 

 

 

 

0

 

0

0

 

 

 

0

 

 

 

 

 

 

D7

reserved

 

 

 

 

 

 

 

0 when being read.

 

 

 

D6

A16SZ

Areas 16–15 device size selection

1

8 bits

 

 

 

0

16 bits

0

R/W

 

 

 

 

D5

A16DF1

Areas 16–15

A16DF[1:0]

Number of cycles

1

R/W

 

 

 

 

D4

A16DF0

output disable delay time

1

 

 

1

 

 

 

3.5

1

 

 

 

 

 

 

 

 

1

 

 

0

 

 

 

2.5

 

 

 

 

 

 

 

 

 

0

 

 

1

 

 

 

1.5

 

 

 

 

 

 

 

 

 

0

 

 

0

 

 

 

0.5

 

 

 

 

 

 

D3

reserved

 

 

 

 

 

 

 

0 when being read.

 

 

 

D2

A16WT2

Areas 16–15 wait control

A16WT[2:0]

 

 

Wait cycles

1

R/W

 

 

 

 

D1

A16WT1

 

1

 

1

1

 

 

 

7

1

 

 

 

 

 

D0

A16WT0

 

1

 

1

0

 

 

 

6

1

 

 

 

 

 

 

 

 

1

 

0

1

 

 

 

5

 

 

 

 

 

 

 

 

 

1

 

0

0

 

 

 

4

 

 

 

 

 

 

 

 

 

0

 

1

1

 

 

 

3

 

 

 

 

 

 

 

 

 

0

 

1

0

 

 

 

2

 

 

 

 

 

 

 

 

 

0

 

0

1

 

 

 

1

 

 

 

 

 

 

 

 

 

0

 

0

0

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Areas 14–13

0048122

DF–9

reserved

 

 

 

 

 

 

 

0 when being read.

 

set-up register

(HW)

D8

A14DRA

Area 14 DRAM selection

1

Used

 

 

 

0

Not used

0

R/W

 

 

 

 

D7

A13DRA

Area 13 DRAM selection

1

Used

 

 

 

0

Not used

0

R/W

 

 

 

 

D6

A14SZ

Areas 14–13 device size selection

1

8 bits

 

 

 

0

16 bits

0

R/W

 

 

 

 

D5

A14DF1

Areas 14–13

A14DF[1:0]

Number of cycles

1

R/W

 

 

 

 

D4

A14DF0

output disable delay time

1

 

 

1

 

 

 

3.5

1

 

 

 

 

 

 

 

 

1

 

 

0

 

 

 

2.5

 

 

 

 

 

 

 

 

 

0

 

 

1

 

 

 

1.5

 

 

 

 

 

 

 

 

 

0

 

 

0

 

 

 

0.5

 

 

 

 

 

 

D3

reserved

 

 

 

 

 

 

 

0 when being read.

 

 

 

D2

A14WT2

Areas 14–13 wait control

A14WT[2:0]

 

 

Wait cycles

1

R/W

 

 

 

 

D1

A14WT1

 

1

 

1

1

 

 

 

7

1

 

 

 

 

 

D0

A14WT0

 

1

 

1

0

 

 

 

6

1

 

 

 

 

 

 

 

 

1

 

0

1

 

 

 

5

 

 

 

 

 

 

 

 

 

1

 

0

0

 

 

 

4

 

 

 

 

 

 

 

 

 

0

 

1

1

 

 

 

3

 

 

 

 

 

 

 

 

 

0

 

1

0

 

 

 

2

 

 

 

 

 

 

 

 

 

0

 

0

1

 

 

 

1

 

 

 

 

 

 

 

 

 

0

 

0

0

 

 

 

0

 

 

 

 

S1C33L03 PRODUCT PART

EPSON

A-39