4 PERIPHERAL CIRCUITS

Register name

Address

Bit

Name

Function

 

 

 

Setting

Init.

R/W

Remarks

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048230

DF

TC1_L7

Ch.1 transfer counter[7:0]

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.1

(HW)

DE

TC1_L6

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

transfer

 

DD

TC1_L5

 

 

 

 

 

 

 

 

 

X

 

 

counter

 

DC

TC1_L4

Ch.1 transfer counter[15:8]

 

 

 

 

 

 

 

 

X

 

 

register

 

DB

TC1_L3

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

DA

TC1_L2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D9

TC1_L1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D8

TC1_L0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D7

BLKLEN17

Ch.1 block length

 

 

 

 

 

 

 

 

X

R/W

 

 

 

D6

BLKLEN16

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

BLKLEN15

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

BLKLEN14

Ch.1 transfer counter[7:0]

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

BLKLEN13

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

BLKLEN12

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

BLKLEN11

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

BLKLEN10

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048232

DF

DUALM1

Ch.1 address mode selection

1

 

Dual addr

0

 

Single addr

0

R/W

 

DMA Ch.1

(HW)

DE

D1DIR

D) Invalid

 

 

 

 

–

 

 

 

–

–

 

control register

 

 

 

S) Ch.1 transfer direction control

1

 

Memory WR

0

 

Memory RD

0

R/W

 

 

 

DD–8

–

reserved

 

 

 

 

–

 

 

 

–

–

Undefined in read.

Note:

 

D7

TC1_H7

Ch.1 transfer counter[15:8]

 

 

 

 

 

 

 

 

X

R/W

 

D) Dual address

 

D6

TC1_H6

(block transfer mode)

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

D5

TC1_H5

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

TC1_H4

Ch.1 transfer counter[23:16]

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

D3

TC1_H3

(single/successive transfer mode)

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

D2

TC1_H2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

TC1_H1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

TC1_H0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048234

DF

S1ADRL15

D) Ch.1 source address[15:0]

 

 

 

 

 

 

 

 

X

R/W

 

DMA Ch.1

(HW)

DE

S1ADRL14

S) Ch.1 memory address[15:0]

 

 

 

 

 

 

 

 

X

 

 

low-order

 

DD

S1ADRL13

 

 

 

 

 

 

 

 

 

X

 

 

source address

 

DC

S1ADRL12

 

 

 

 

 

 

 

 

 

X

 

 

set-up register

 

DB

S1ADRL11

 

 

 

 

 

 

 

 

 

X

 

 

 

 

DA

S1ADRL10

 

 

 

 

 

 

 

 

 

X

 

 

Note:

 

D9

S1ADRL9

 

 

 

 

 

 

 

 

 

X

 

 

D) Dual address

 

D8

S1ADRL8

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

D7

S1ADRL7

 

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

 

D6

S1ADRL6

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

D5

S1ADRL5

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

S1ADRL4

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

S1ADRL3

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

S1ADRL2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

S1ADRL1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

S1ADRL0

 

 

 

 

 

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

High-speed

0048236

DF

–

reserved

 

 

 

 

–

 

 

 

–

–

 

DMA Ch.1

(HW)

DE

DATSIZE1

Ch.1 transfer data size

1

 

Half word

0

 

Byte

0

R/W

 

high-order

 

DD

S1IN1

D) Ch.1 source address control

S1IN[1:0]

 

 

Inc/dec

0

R/W

 

source address

 

DC

S1IN0

S) Ch.1 memory address control

 

1

1

 

Inc.(no init)

0

 

 

set-up register

 

 

 

 

 

1

0

 

 

Inc.(init)

 

 

 

 

 

 

 

 

 

0

1

 

Dec.(no init)

 

 

 

Note:

 

 

 

 

 

0

0

 

 

 

Fixed

 

 

 

D) Dual address

 

DB

S1ADRH11

D) Ch.1 source address[27:16]

 

 

 

 

 

 

 

 

X

R/W

 

mode

 

 

 

 

 

 

 

 

 

 

 

DA

S1ADRH10

S) Ch.1 memory address[27:16]

 

 

 

 

 

 

 

 

X

 

 

S) Single

 

 

 

 

 

 

 

 

 

 

 

 

D9

S1ADRH9

 

 

 

 

 

 

 

 

 

X

 

 

address

 

 

 

 

 

 

 

 

 

 

 

 

 

D8

S1ADRH8

 

 

 

 

 

 

 

 

 

X

 

 

mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D7

S1ADRH7

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D6

S1ADRH6

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D5

S1ADRH5

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D4

S1ADRH4

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D3

S1ADRH3

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D2

S1ADRH2

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D1

S1ADRH1

 

 

 

 

 

 

 

 

 

X

 

 

 

 

D0

S1ADRH0

 

 

 

 

 

 

 

 

 

X

 

 

A-1

A-4

S1C33L03 PRODUCT PART

EPSON

A-53