Motorola DSP56000, 24-Bit Digital Signal Processor manual Index

Index (Continued)

zero (bit 2) . . . . . . . . . . . . . . . . . . . .5-10, A-17 Condition Codes . . . . . . . . . . . . . . . . . . . . . . . .A-3 Convergent Rounding . . . . . . . . . . . . . . . . . . . . 3-6

—D—

Data ALU

double precision multiply mode . . . . . . . . 3-16 MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13 MAC and logic unit . . . . . . . . . . . . . . . . . . 3-6 programming model . . . . . . . . . . . . . . . . 3-19 summary . . . . . . . . . . . . . . . . . . . . . . . . . 3-19

Data ALU Accumulator Registers . . . . . . . . . . . 3-7 Data ALU components . . . . . . . . . . . . . . . . . . . 3-3 Data ALU Registers . . . . . . . . . . . . . . . . . 3-3, 6-6 input registers . . . . . . . . . . . . . . . . . . . . . . 3-5 operands table . . . . . . . . . . . . . . . . . . . . . A-5 Data Arithmetic Logic Unit (see Data ALU) . . . 3-3 Data Bus Move Field . . . . . . . . . . . . . . . . . . . . 6-5 Data Bus Signals (D0-D15) . . . . . . . . . . . 8-3, 8-5 Data Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 Data Conversion . . . . . . . . . . . . . . . . . . . . . . . 3-11 Data Organization . . . . . . . . . . . . . . . . . . . 6-6, 6-9 Data Shifter/Limiter . . . . . . . . . . . . . . . . . . . . . . 3-9 DEBUG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-76

Debug Mode

entering . . . . . . . . . . . . . . . . . . . . . . . . . 10-14 Debug Request Input (DR) . . . . . . . . . . . . . . . 10-6 Debug Serial Output (DSO) . . . . . . . . . . . . . . 10-5 DEBUGcc . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-78 DEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-80 Design Verification Support . . . . . . . . . . . . . . 11-3 DFO-DF3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12 DIV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-82 DO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-88 DO Instruction Restrictions . . . . . . . . . . . . . . . . 7-8 DO loop control . . . . . . . . . . . . . . . . . . . . . . . . . 2-5 Double Precision Multiply Mode . . . . . . . . . . . 3-16

algorithm examples . . . . . . . . . . . . . . . . . 3-16 Double Precision Multiply Mode Bit . . . . . . . . 5-13 Dr. BuB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-7 DSP Applications . . . . . . . . . . . . . . . . . . . . . . . 1-7 DSP Functions . . . . . . . . . . . . . . . . . . . . . . . . . 1-7 DSP News . . . . . . . . . . . . . . . . . . . . . . . . . . 11-16 DSP56K Central Architecture

central components . . . . . . . . . . . . . . . . . . 2-3 address buses . . . . . . . . . . . . . . . . . . 2-4 address generation unit . . . . . . . . . . . 2-5 data ALU . . . . . . . . . . . . . . . . . . . . . . . 2-5 data buses . . . . . . . . . . . . . . . . . . . . . 2-3

memory expansion port (port A) . . . . . 2-6 on-chip emulator (OnCE) . . . . . . . . . . 2-6 phase-locked loop (PLL)

based clocking . . . . . . . . . . . . 2-6 program control unit . . . . . . . . . . . . . . 2-5

—E—

Edge Sensitive . . . . . . . . . . . . . . . . . . . . . . . .7-16 Edge Triggered . . . . . . . . . . . . . . . . . . . . . . . . .5-6 Electronic Bulletin Board . . . . . . . . . . . . . . . . .11-7 Encodings . . . . . . . . . . . . . . . . . . . . . . . . . . A-311 condition code and address . . . . . . . . . . A-315 double-bit register . . . . . . . . . . . . . . . . . A-312 effective addressing mode . . . . . . . . . . . A-315 five-bit register . . . . . . . . . . . . . . . . . . . . A-314 four-bit register . . . . . . . . . . . . . . . . . . . A-313 memory space bit . . . . . . . . . . . . . . . . . A-314 no parallel move . . . . . . . . . . . . . . . . . . A-318 nonmultiply instruction . . . . . . . . . . . . . . A-332 parallel instruction opcode . . . . . . . . . . . A-330 parallel move . . . . . . . . . . . . . . . . . . . . . A-316 program control unit registers . . . . . . . . A-315 single-bit register . . . . . . . . . . . . . . . . . . A-312 six-bit register . . . . . . . . . . . . . . . . . . . . A-314 triple bit register . . . . . . . . . . . . . . . . . . . A-313 write control . . . . . . . . . . . . . . . . . . . . . . A-314

ENDDO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-98 ENDDO Instruction Restrictions . . . . . . . . . . . .7-9 EOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-100 Exception (Interrupt) Priorities . . . . . . . . . . . . .7-12 Exception Processing State . . . . . . . . . . . . . .7-10

EXTAL

synch w/CKOUT . . . . . . . . . . . . . . . . . . . 9-14 Extension Bit . . . . . . . . . . . . . . . . . . . . . 5-11, A-16 External Interrupt Request Pins . . . . . . . . . . . .5-6

—F—

Fast Interrupt . . . . . . . . . . . . . . . . . . . . . 7-10, 7-12

Fast Interrupt Execution . . . . . . . . . . . . . . . . .7-26

FFT Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-3

FIR Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-3

Frequency Multiplication . . . . . . . . . . . . . . . . . .9-3

Frequency Multiplier . . . . . . . . . . . . . . . . . . . . .9-5

—G—

Global Data Bus (GDB) . . . . . . . . . . . . . . . . . . .2-3

INDEX - 2 MOTOROLA