—H—
Hardware DO Loop . . . . . . . . . . . . . . . . 6-24, A-88
Hardware Interrupt . . . . . . . . . . . . . . . . . . . . . 7-11
Hardware Interrupt Sources . . . . . . . . . . . . . . 7-16
IRQA . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
IRQB . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
NMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
RESET . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16
Hardware Reset
OnCE pins and . . . . . . . . . . . . . . . . . . . . 10-5
Help Line . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-16
—I—
IIR Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .B-3
ILLEGAL . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-102
Illegal Instruction Interrupt (III) . . . . . . . . . . . . 7-17
Immediate Data . . . . . . . . . . . . . . . . . . . . . . . 6-14
Immediate Short . . . . . . . . . . . . . . . . . . . . . . . 6-14
INC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-104
Instruction Descriptions . . . . . . . . . . . . . . . . .A-21
Instruction Encoding . . . . . . . . . . . . . . . . . . .A-311
Instruction Format . . . . . . . . . . . . . . . . . . . 6-3, A-3
Instruction Groups . . . . . . . . . . . . . . . . . . . . . 6-20
Instruction Guide . . . . . . . . . . . . . . . . . . . . . . .A-3
Instruction Pipeline . . . . . . . . . . . . . . . . . . 5-6, 7-3
restrictions . . . . . . . . . . . . . . . . . . . . . . . . . 7-8
Instruction Sequence Restrictions . . . . . . . .A-305
Instruction Syntax . . . . . . . . . . . . . . . . . . . . . . . 6-3
Instruction Timing . . . . . . . . . . . . . . . . . . . . .A-294
Instruction Timing Summary . . . . . . . . . . . . .A-301
Instruction Timing Symbols . . . . . . . . . . . . . . .A-9
Instructions
arithmetic . . . . . . . . . . . . . . . . . . . . . . . . . 6-22
bit manipulation . . . . . . . . . . . . . . . . . . . . 6-24
logical . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-23
loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-24
move . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-26
program control . . . . . . . . . . . . . . . . . . . . 6-27
Interrupt
fast . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
hardware . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
long . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
restrictions . . . . . . . . . . . . . . . . . . . . . . . . 7-10
sources . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
Interrupt Arbitration . . . . . . . . . . . . . . . . . . . . . 7-24
Interrupt Control Pins . . . . . . . . . . . . . . . . . . . . 2-6
Interrupt Controller . . . . . . . . . . . . . . . . . . . . . 7-24
Interrupt Delay Possibilities . . . . . . . . . . . . . . 7-25
Interrupt Execution . . . . . . . . . . . . . . . . . . . . . 7-26
fast . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-26 long . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-29 Interrupt Instruction Fetch . . . . . . . . . . . . . . . .7-24 instructions preceding . . . . . . . . . . . . . . . 7-25 Interrupt Masks . . . . . . . . . . . . . . . . . . . . . . . .5-12 Interrupt Priority Levels (IPL) . . . . . . . . . 5-6, 7-14 Interrupt Priority Register . . . . . . . . . . . . . . . .7-14 Interrupt Priority Structure . . . . . . . . . . . . . . . .7-12 Interrupt Processing State . . . . . . . . . . . . . . . .7-10 Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . .7-16 hardware . . . . . . . . . . . . . . . . . . . . . . . . . 7-16 other . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-22 software . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17 trace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-22 Interrupt Types . . . . . . . . . . . . . . . . . . . . . . . .7-12 IPL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-14 IRQA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-6 IRQB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-6
—J—
Jcc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-106 JCLR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-110 JMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-116 JScc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-118 JSCLR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-122 JSET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-130 JSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-136 JSSET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-138
—L—
LA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5, 5-17 LC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5, 5-17 Level Sensitive . . . . . . . . . . . . . . . . . . . . 5-6, 7-16 Limit Bit . . . . . . . . . . . . . . . . . . . . . . . . . 5-11, A-16 Limiting (Saturation Arithmetic) . . . . . . . . . . . . .3-9 Linear Arithmetic . . . . . . . . . . . . . . . . . . . . . . .4-14 Linear Modifier . . . . . . . . . . . . . . . . . . . . . . . .4-16 Lock, PLL, loss of . . . . . . . . . . . . . . . . . . . . . .9-13 Logic Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-6 Logical Instructions . . . . . . . . . . . . . . . . . . . . .6-23 Long Interrupt . . . . . . . . . . . . . . . . . . . . . . . . .7-12 Long Interrupt Execution . . . . . . . . . . . . . . . . .7-29 Long Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-5 Loop Address (LA) Register . . . . . . . . . . 5-5, 5-17 Loop Counter (LC) Register . . . . . . . . . . 5-5, 5-17 Loop Flag Bit . . . . . . . . . . . . . . . . . . . . . . . . . .5-13 Loop Instructions . . . . . . . . . . . . . . . . . . . . . . .6-24 Low Power Divider . . . . . . . . . . . . . . . . . . . . . .9-3
