Motorola 24-Bit Digital Signal Processor, DSP56000 manual Index

INDEX

—A—

A Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . 3-7 Aborted Instructions . . . . . . . . . . . . . . . . . . . . 7-25 ABS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-22 Absolute Address . . . . . . . . . . . . . . . . . . . . . . 6-14 Absolute Short . . . . . . . . . . . . . . . . . . . . . . . . 6-14 Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 Accumulator Shifter . . . . . . . . . . . . . . . . . . . . . 3-9 Accumulators, A and B . . . . . . . . . . . . . . . . . . . 3-7 ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-24 ADD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-26 ADDL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-28 ADDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-30 Address ALU . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 Address Bus Signals (A0-A15) . . . . . . . . . 8-3, 8-5 Address Buses . . . . . . . . . . . . . . . . . . . . . 2-3, 2-4 Address Generation Unit (see AGU) . . . . . . . . 4-3 Address Modifier Arithmetic Types . . . . . . . . . 4-14

linear modifier . . . . . . . . . . . . . . . . . . . . . 4-16 modulo modifier . . . . . . . . . . . . . . . . . . . . 4-18 reverse-carry modifier . . . . . . . . . . . . . . . 4-22 summary . . . . . . . . . . . . . . . . . . . . . . . . . 4-25 Address Operands . . . . . . . . . . . . . . . . . . . . . 6-10 table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-6 Address Register Files . . . . . . . . . . . . . . . . . . . 4-7 R, N, and M register restrictions . . . . . . A-310 Addressing Modes . . . . . . . . . 4-3, 4-8, 6-12, A-10 address register direct . . . . . . . . . . . . . . . 6-13 address register indirect . . . . . . . . . . . . . . 4-9 operators table . . . . . . . . . . . . . . . . . . . . . A-8 register direct . . . . . . . . . . . . . . . . . . . . . 6-13 special . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-14 timing summary . . . . . . . . . . . . . . . . . . . A-304

AGU

address ALU . . . . . . . . . . . . . . . . . . . . . . . 4-5 address output multiplexers . . . . . . . . . . . 4-6 address register . . . . . . . . . . . . . . . . . 4-3, 4-7 address register restrictions . . . . . . . . . . 7-10 architecture . . . . . . . . . . . . . . . . . . . . . . . . 4-3 modifier register . . . . . . . . . . . . . . . . . 4-5, 4-8 modifier register restrictions . . . . . . . . . . 7-10 offset register . . . . . . . . . . . . . . . . . . . 4-4, 4-7 offset register restrictions . . . . . . . . . . . . 7-10 register restrictions . . . . . . . . . . . . . . . . . 7-10 registers . . . . . . . . . . . . . . . . . . . . . . . . . . 6-7 registers operands table . . . . . . . . . . . . . . A-5

AND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-32 ANDI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-34 Application Development System . . . . . . . . . . 11-6 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7

Arithmetic Instructions . . . . . . . . . . . . . . . . . . .6-22

ASL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-36

ASR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-38

Assembler/Simulator . . . . . . . . . . . . . . . . . . . .11-4

Assistance . . . . . . . . . . . . . . . . . . . . . . . . . . .11-16

—B—

B Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . .3-7 BCHG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-40 BCLR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-48 Benchmark Programs . . . . . . . . . . . . . . . . . . . B-3 Binary Operators . . . . . . . . . . . . . . . . . . . . . . . A-7 Bit Manipulation Instructions . . . . . . . . . . . . . .6-24 Bit Reverse . . . . . . . . . . . . . . . . . . . . . . . . . . .4-22 Bit Weighing . . . . . . . . . . . . . . . . . . . . . . . . . .3-12 BSET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-56 BTST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-64 Bus Control Signals . . . . . . . . . . . . . . . . . . 8-3, 8-5 Buses

address . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4 data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 transfers between . . . . . . . . . . . . . . . . . . . 2-5 Byte, length of . . . . . . . . . . . . . . . . . . . . . . . . . .6-5

—C—

Carry Bit . . . . . . . . . . . . . . . . . . . . . . . . 5-10, A-18 C-Compiler Features . . . . . . . . . . . . . . . . . . . .11-5 CCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-9 CKOUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-10 considerations . . . . . . . . . . . . . . . . . . . . . 9-13 synch with EXTAL . . . . . . . . . . . . . . . . . . 9-14 CKP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-10 CLGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-10 Clock Stabilization Delay . . . . . . . . . . . . . . . . .7-38 CLR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-70 CLVCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-10 CMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-72 CMPM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-74 Condition Code Computations (table) . . . . . . A-19 Condition Code Register (CCR) . . . . . . . 5-9, A-15 carry (bit 0) . . . . . . . . . . . . . . . . . . 5-10, A-18 extension (bit 5) . . . . . . . . . . . . . . . 5-11, A-16 limit (bit 6) . . . . . . . . . . . . . . . . . . . 5-11, A-16 negative (bit 3) . . . . . . . . . . . . . . . . 5-10, A-17 overflow (bit 1) . . . . . . . . . . . . . . . . 5-10, A-17 scaling (bit 7) . . . . . . . . . . . . . . . . . 5-11, A-16 symbols table . . . . . . . . . . . . . . . . . . . . . . . A-8 unnormalized (bit 4) . . . . . . . . . . . . 5-10, A-17

MOTOROLA INDEX - 1