LIST of TABLES

 

Table

 

Page

 

 

Number

Title

Number

 

 

 

 

 

 

 

 

1-1

Benchmark Summary in Instruction Cycles

. . . . . 1-6

 

 

3-1

Limited Data Values

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 3-11

 

 

4-1

Address Register Indirect Summary

. . . . . 4-8

 

 

4-2

Address Modifier Summary

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 4-17

 

 

4-3

Bit-Reverse Addressing Sequence Example

. . . . . 4-23

 

 

6-1

Addressing Modes Summary . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 6-21

 

 

7-1

Instruction Pipelining

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 7-3

 

 

7-2

Status Register Interrupt Mask Bits

. . . . . 7-14

 

 

7-3

Interrupt Priority Level Bits

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 7-15

 

 

7-4

External Interrupt

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 7-15

 

 

7-5

Central Processor Interrupt Priorities Within an IPL

. . . . . 7-15

 

 

7-6

Interrupt Sources

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 7-16

 

 

9-1

Multiplication Factor Bits MF0-MF11

. . . . . 9-6

 

 

9-2

Division Factor Bits DF0-DF3 . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 9-7

 

 

9-3

PSTP and PEN Relationship . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 9-8

 

 

9-4

Clock Output Disable Bits COD0-COD1

. . . . . 9-9

 

 

10-1

Chip Status Information

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 10-5

 

 

10-2

OnCE Register Addressing

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 10-7

 

 

10-3

Memory Breakpoint Control Table

. . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . 10-10

 

 

A-1

Instruction Description Notation .

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . A-5

 

 

A-2

DSP56K Addressing Modes . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . A-11

 

 

A-3

DSP56K Addressing Mode Encoding

. . . . . A-12

 

 

A-4

Addressing Mode Modifier Summary

. . . . . A-14

 

 

A-5

Condition Code Computations for Instructions (No Parallel Move) . .

. . . . . A-19

 

 

A-6

Instruction Timing Summary . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . A-301

 

 

A-7

Parallel Data Move Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . A-302

 

 

A-8

MOVEC Timing Summary

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . A-302

 

 

A-9

MOVEP Timing Summary

. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . A-302

 

 

 

 

 

 

 

 

 

 

 

 

 

x

LIST of TABLES

MOTOROLA

 

Page 13
Image 13
Motorola 24-Bit Digital Signal Processor, DSP56000 manual List of Tables