Low Power Divider (LPD) . . . . . . . . . . . . . . . . . 9-5 LSL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-144 LSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-146 LUA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-148
—M—
MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 3-13 MAC Instruction . . . . . . . . . . . . . . . . . . . . . .A-150 MACR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-154 Memory Breakpoint Control Bits . . . . . . . . . . . 10-9 Memory Breakpoint Occurrence Bit . . . . . . . 10-11 Memory Upper Limit Register . . . . . . . . . . . . 10-12 MFO-MF11 . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12 MODA/IRQA . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6 MODB/IRQB . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6 MODC/NMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6 Mode Control Pins . . . . . . . . . . . . . . . . . . . . . . 2-6 Mode Register (MR) . . . . . . . . . . . . . . . . . . . . . 5-9
double precision multiply mode (bit 14) . . 5-13 interrupt masks (bits 8 and 9) . . . . . . . . . 5-12 loop flag (bit 15) . . . . . . . . . . . . . . . . . . . 5-13 scaling mode (bits 10 and 11) . . . . . . . . . 5-12 symbols table . . . . . . . . . . . . . . . . . . . . . . A-8 trace mode (bit 13) . . . . . . . . . . . . . 5-13, 7-22
Modulo Arithmetic . . . . . . . . . . . . . . . . . . . . . . 4-14 Modulo Modifier . . . . . . . . . . . . . . . . . . . . . . . 4-18 linear addressing . . . . . . . . . . . . . . . . . . . 4-18 multiple wrap-around addressing . . . . . . 4-21 MOVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-158 Move Instructions . . . . . . . . . . . . . . . . . . . . . . 6-26 MOVE(C) . . . . . . . . . . . . . . . . . . . . . . . . . . .A-206 MOVE(M) . . . . . . . . . . . . . . . . . . . . . . . . . . .A-214 MOVEP . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-220 MPY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-228 MPYR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-232
—N—
NEG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-236 Negative Bit . . . . . . . . . . . . . . . . . . . . . 5-10, A-17 NMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6, 7-17 Nonmaskable Interrupt (NMI) . . . . . . . . . . . . . 7-17 NOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-238 NORM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-240 Normal Processing State . . . . . . . . . . . . . . . . . 7-3 NOT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-242
—O—
Offset Registers . . . . . . . . . . . . . . . . . . . . . . . .4-4
OnCE . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6, 10-3
using the OnCE . . . . . . . . . . . . . . . . . . . 10-20
OnCE Bit Counter . . . . . . . . . . . . . . . . . . . . . .10-8
OnCE Commands . . . . . . . . . . . . . . . . . . . . .10-19
OnCE Controller . . . . . . . . . . . . . . . . . . . . . . .10-6
OnCE Decoder . . . . . . . . . . . . . . . . . . . . . . . .10-9
OnCE Memory Breakpoint . . . . . . . . . . . . . .10-11
OnCE Pins . . . . . . . . . . . . . . . . . . . . . . . . . . .10-3
OnCE Serial Interface . . . . . . . . . . . . . . . . . . .10-6
OnCE Status and Control Register . . . . . . . . .10-9
On-Chip Emulator (OnCE) . . . . . . . . . . . . . . . .2-6
Opcode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-3
Opcode Field . . . . . . . . . . . . . . . . . . . . . . . . . . .6-5
Operands . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-3
accumulator . . . . . . . . . . . . . . . . . . . . . . . . 6-5
byte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
long word . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
miscellaneous . . . . . . . . . . . . . . . . . . . . . . A-7
short word . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
symbols for . . . . . . . . . . . . . . . . . . . . . . . . 6-9
word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
Operating Mode Register (OMR) . . . . . . 5-5, 5-14
stop delay (SD) bit . . . . . . . . . . . . . . . . . . 7-38
Operation Word . . . . . . . . . . . . . . . . . . . . . . . . .6-3
Operators
table, binary . . . . . . . . . . . . . . . . . . . . . . . . A-7
table, unary . . . . . . . . . . . . . . . . . . . . . . . . A-7
Optional Effective Address Extension Word . . .6-3
OR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-244
OR(I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-246
Overflow Bit . . . . . . . . . . . . . . . . . . . . . . 5-10, A-17
Overflow Protection . . . . . . . . . . . . . . . . . . . . . .3-8
—P—
Parallel Move Descriptions . . . . . . . . .A-20, A-160 address register update . . . . . . . . . . . . . A-172 immediate short data move . . . . . . . . . . A-164 long memory data move . . . . . . . . . . . . A-198 no parallel data move . . . . . . . . . . . . . . A-162 register and Y memory data move . . . . A-192 register to register data move . . . . . . . . A-168 X memory and register data move . . . . A-180 X memory data move . . . . . . . . . . . . . . A-174 XY memory data move . . . . . . . . . . . . . A-202 Y memory data move . . . . . . . . . . . . . . A-186
PC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5 PCAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-10
